## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平5-304302

(43)公開日 平成5年(1993)11月16日


(51)Int.Cl. <sup>5</sup> H 0 1 L 29/788		庁内整理番号 8518-4M	FI	技術表示箇所	
29/7: 21/3			H 0 1 L	29/ 78 3 7 1	
			54	審査請求 未請求 請求項の数2(全 5 頁)	
(21)出願番号	特顯平4-131576		(71)出願人	000002185 ソニー株式会社	
(22)出願日	平成 4 年(1992) 4	平成 4 年(1992) 4 月24日	(72)発明者	東京都品川区北品川6丁目7番35号 真有 浩一 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内	
			(74)代理人	弁理士 土屋 勝	

## (54)【発明の名称】 導電膜のパターン形成方法及びこの方法によって製造した不揮発性半導体記憶装置

## (57)【要約】

【目的】 写真製版技術の限界よりも狭い微細なスペース幅で導電膜のパターンを形成する。

【構成】 制御ゲートの延在方向で浮遊ゲート間に設けるべきスペースの片側のエッジとSiN膜26のエッジとが一致する様に、多結晶Si膜14上でSiN膜26をパターニングする。そして、薄くて段差被覆性の良いSiO2 膜27を堆積させ、フォトレジスト31を平坦に塗布する。その後、SiO2 膜27が露出するまでフォトレジスト31をエッチバックし、SiN膜26とフォトレジスト31とをマスクにして多結晶Si膜14を異方性エッチングする。このため、多結晶Si膜14同士のスペース幅は、SiO2 膜27の膜厚と同じになる。



1

## 【特許請求の範囲】

【請求項1】 導電膜を形成する工程と、

前記導電膜とはエッチング特性が異なる第1の膜を前記 導電膜上でパターニングする工程と、

前記導電膜及び前記第1の膜とはエッチング特性が異な る第2の膜を前記導電膜及び前記第1の膜上に形成する 工程と、

前記第2の膜とはエッチング特性が異なる平坦化膜を前 記第2の膜上に形成する工程と、

前記第2の膜の一部が露出するまで前記平坦化膜をエッ チバックする工程と、

露出した前記第2の膜を等方性エッチングする工程と、 前記等方性エッチングの後に、前記第1の膜と前記平坦 化膜とをマスクにして前記導電膜をエッチングする工程 とを有する導電膜のパターン形成方法。

【請求項2】 パターニングした請求項1記載の導電膜 を浮遊ゲートとする不揮発性半導体記憶装置。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本願の発明は、導電膜のパターン 形成方法及び浮遊ゲートを有する不揮発性半導体記憶装 置に関するものである。

#### [0002]

【従来の技術】図3は、EPROM等の様に浮遊ゲート を有する不揮発性半導体記憶装置の一従来例を示してい る。この一従来例を製造するためには、、Si基板11 の表面に、素子分離用のSiO2膜12をLOCOS法 で行列状に形成し、SiO2膜12同士の間のSi基板 11の表面に、浮遊ゲート用のゲート酸化膜であるSi O2 膜13を形成する。

【0003】次に、多結晶Si膜14を全面に堆積さ せ、多結晶Si膜14上にレジストを塗布する。その 後、公知の写真製版技術によってレジストに開口15を 形成し、このレジストをマスクにして多結晶Si膜14 をエッチングする。そして、レジストを除去した後、多 結晶Si膜14の表面の酸化等によって、浮遊ゲートと 制御ゲートとの間の絶縁膜であるSiО2 膜16を形成 する。

【0004】次に、再び多結晶Si膜17を全面に堆積 させ、多結晶Si膜17、14とSiO2膜16、13 とを制御ゲートのパターンに加工する。この結果、多結 晶Si膜17から帯状の制御ゲートが形成されると共 に、多結晶Si膜14から各メモリセル毎に分離された 浮遊ゲートが形成される。

【0005】次に、多結晶Si膜17、14等とSiO 2 膜12とをマスクにしてSi基板11に不純物を導入 して、各メモリセルに共通のソースである拡散領域21 と、各メモリセルのドレインである拡散領域22とを形 成する。そして、多結晶Si膜17等を層間絶縁膜(図

3をこの層間絶縁膜に開孔する。

【0006】その後、コンタクト孔23を介して拡散領 域22にコンタクトするビット線であるAI配線24を 形成する。なお、コンタクト孔23及びA1配線24 は、図3(b)(c)には示していない。

## [0007]

【発明が解決しようとする課題】ところで、以上の様な 一従来例の製造方法では、制御ゲートの延在方向で浮遊 ゲート同士を各メモリセル毎に分離するために、写真製 版技術によって形成した開口15を有するレジストをマ スクにして、多結晶Si膜14をエッチングしている。 従って、0.6μ mが最小寸法である現在の写真製版技 術では、多結晶Si膜14同士のスペース幅25も最小 でも0.6μmになる。

【0008】しかし、このスペース幅25は、メモリセ ルの特性上からは 0. 6 μ m も必要ではなく、構造だけ 考えればSiO2 膜16の膜厚の2倍つまり0.5 μ m もあれば十分である。

【0009】しかも、図3(a)からも明らかな様に、 スペース幅25はメモリセル面積を決定する重要なパラ メータの一つであり、スペース幅25が小さければ小さ いほどメモリセル面積が小さくなる。従って、スペース 幅25を小さくすることができない上述の一従来例の製 造方法では、メモリセル面積を小さくすることが難し く、EPROM等の高集積化が難しかった。

## [0010]

30

【課題を解決するための手段】請求項1の導電膜のパタ ーン形成方法は、導電膜14を形成する工程と、前記導 電膜14とはエッチング特性が異なる第1の膜26を前 記導電膜14上でパターニングする工程と、前記導電膜 14及び前記第1の膜26とはエッチング特性が異なる 第2の膜27を前記導電膜14及び前記第1の膜26上 に形成する工程と、前記第2の膜27とはエッチング特 性が異なる平坦化膜31を前記第2の膜27上に形成す る工程と、前記第2の膜27の一部が露出するまで前記 平坦化膜31をエッチバックする工程と、露出した前記 第2の膜27を等方性エッチングする工程と、前記等方 性エッチングの後に、前記第1の膜26と前記平坦化膜 31とをマスクにして前記導電膜14をエッチングする 40 工程とを有している。

【0011】請求項2の不揮発性半導体記憶装置は、請 求項1の方法でパターニングした導電膜14を浮遊ゲー トとしている。

## [0012]

【作用】請求項1の導電膜のパターン形成方法では、第 2の膜27を薄く形成することによって、第1の膜26 の側部を第2の膜27で側壁状に覆うことができる。こ のため、平坦化膜31から露出した第2の膜27を等方 性エッチングすることによって、第1の膜26の側部を 示せず)で覆い、拡散領域22に達するコンタクト孔2 50 覆っている側壁状の第2の膜27が除去され、第1の膜 3

26と平坦化膜31との間に第2の膜27の膜厚を幅と するスペースが形成される。

【0013】従って、第2の膜27を等方性エッチングした後に第1の膜26と平坦化膜31とをマスクにして導電膜14をエッチングすることによって、第2の膜27の膜厚のスペース幅25で、つまり写真製版技術の限界よりも狭いスペース幅25で、導電膜14同士を分離することができる。

【0014】請求項2の不揮発性半導体記憶装置では、 写真製版技術の限界よりも狭いスペース幅25で浮遊ゲート14同士が分離されているので、メモリセル面積を 小さくすることができる。

[0015]

【実施例】以下、浮遊ゲートを有する不揮発性半導体記憶装置の製造に適用した本願の発明の一実施例を、図1、2を参照しながら説明する。なお、図3に示した一従来例と対応する構成部分には、同一の符号を付してある。

【0016】本実施例でも、図1(a)に示す様に、多結晶Si膜14を全面に堆積させるまでは、図3に示した一従来例と実質的に同様の工程を実行する。しかし本実施例では、その後、Si N膜26を0.5  $\mu$  mの膜厚に全面に堆積させ、制御ゲートの延在方向で浮遊ゲート間に設けるべきスペースの片側のエッジとSi N膜26 のエッジとが一致する様に、Si N膜26をパターニングする。

【0017】その後、例えばTEOSガスを原料とする減圧CVD法で、段差被覆性の良いSiO2 膜27を $0.3 \mu$ mの膜厚に全面に堆積させる。この様にSiO2 膜27の膜厚が薄く且つ段差被覆性が良いので、図1(a)に示す様に、SiN膜26の側部をSiO2 膜27が側壁状に覆う。

【0018】次に、図1(b)に示す様に、平坦性の優れた薄膜として例えばフォトレジスト31を1 $\mu$ mの膜厚に平坦に塗布し、図1(c)に示す様に、 $SiO_2$ 膜27の一部が露出するまでフォトレジスト<math>31をエッチバックする。

【0019】この時、エッチバックの速度やフォトレジスト31の膜厚のバラツキによってSiO2膜27の露出の度合いにバラツキが生じるが、SiO2膜27のうちでSiN膜26の側部を側壁状に覆っている部分が露出し且つ多結晶Si膜14の上面に堆積している部分が露出しない程度に、フォトレジスト31が残ればよい。従って、フォトレジスト31のエッチバックのある程度のバラツキは吸収することができる。

【0020】次に、SiO2に対する公知の等方性エッチング技術、例えばHF溶液を用いたウエットエッチング法によって、図1(d)に示す様に、フォトレジスト31から露出しているSiO2膜27をエッチングする。

4

【0021】このエッチングは、SiN膜26とフォトレジスト31との間に開口32を形成し且つこの開口32から多結晶Si膜14の表面が露出するまで十分に行う。開口32は、本実施例では、下地が高いSiO2膜12上に形成されるので、図3(a)に示した開口15と寸法は異なるが類似のパターンになる。

【0022】次に、公知のドライエッチング技術で、開口32を通して、つまりSiN膜26とフォトレジスト31とをマスクにして、図2(a)に示す様に、多結晶Si膜14を異方性エッチングする。

【0023】次に、公知の技術でフォトレジスト31、SiO2膜27及びSiN膜26を順次に除去して、図2(b)に示す様に、多結晶Si膜14の全体を露出させる。その後は、図3に示した一従来例と同様な工程を実行して、図2(c)に示す様に多結晶Si膜17から成る制御ゲートの形成までを行い、更にビット線であるA1配線24(図3(a)参照)等を形成する。

【0024】以上の様な本実施例では、図1(c)からも明らかな様に、 $SiO_2$  膜27のうちでSiN膜26の側部を側壁状に覆っている部分の幅が $SiO_2$  膜27の膜厚に等しく、また図2(a)からも明らかな様に、この幅が多結晶Si 膜14 同士のスペース幅25になる。

【0025】そして、SiO2 膜27の膜厚が既述の様に0. 3 $\mu$ mであるので、スペース幅2500. 3 $\mu$ mになる。従って、スペース幅2500. 6 $\mu$ mである図3に示した一従来例に比べて、本実施例ではメモリセルの一辺の長さを0. 3 $\mu$ mだけ短くすることができる。

[0026]

【発明の効果】請求項1の導電膜のパターン形成方法では、写真製版技術の限界よりも狭いスペース幅で導電膜同士を分離することができるので、微細なスペース幅で導電膜のパターンを形成することができる。

【0027】請求項2の不揮発性半導体記憶装置では、 写真製版技術の限界よりも狭いスペース幅で浮遊ゲート 同士が分離されており、メモリセル面積を小さくするこ とができるので、高集積化が可能である。

【図面の簡単な説明】

【図1】本願の発明の一実施例の前半の工程を順次に示す側断面図である。

【図2】一実施例の後半の工程を順次に示す側断面図で カス

【図3】本願の発明の一従来例によって製造した不揮発性半導体記憶装置を示しており、(a)は平面図、

(b) は (a) のb-b線に沿う位置の側断面図、

(c)は(a)のcーc線に沿う位置の側断面図である。

【符号の説明】


14 多結晶Si膜

50 2.5 スペース幅


5

26 SiN膜 27 SiO2膜 \*31 フォトレジスト


【図1】



【図2】



【図3】



THIS PAGE BLANK (USPTO)